時(shí)不時(shí)會(huì)接到客戶(hù)抱怨晶振與PCB布線不吻合，或晶振安裝于板內(nèi)后，而引起的不良或損壞。了解于此，我司研發(fā)技術(shù)部門(mén)根據(jù)此類(lèi)問(wèn)題，而得出的結(jié)論。
晶振和芯片的距離一般要盡量靠近，一般指的是無(wú)源晶振，那么有源晶振布線有什么要求嗎？有源晶振能驅(qū)動(dòng)多少個(gè)芯片呢？
有源晶振也不能輸出接長(zhǎng)線。
時(shí)鐘源通常是系統(tǒng)中最嚴(yán)重的EMI輻射源，如果接長(zhǎng)線，其結(jié)果是長(zhǎng)線就成了天線，這在很多應(yīng)用中是不準(zhǔn)許的，所有時(shí)鐘源都必須盡量靠近相關(guān)器件，必要時(shí)用多個(gè)時(shí)鐘源，不得以下可以采用多層PCB將時(shí)鐘連線屏蔽。有源晶振的輸出一般是標(biāo)準(zhǔn)TTL規(guī)格，至于能驅(qū)動(dòng)多少芯片要看這些芯片的特性。
時(shí)鐘布哪一層？
夾心層，其上下都是覆地
但這種方法只有在不得以下為之，而且成本未必低于多時(shí)鐘(多層PCB的價(jià)格明顯高于雙面板)，要過(guò)某些強(qiáng)制標(biāo)準(zhǔn)的產(chǎn)品盡量不要這么干。
1. Crystal下不可走線，電路儘量靠近c(diǎn)hip端。
2. trace盡量短，與其他信號(hào)需20mil間距，最好使用ground trace與其他信號(hào)隔離.
3.Crystal底下盡量不要走線，如果實(shí)在要走線的話, 不能走線進(jìn)Crystal pin腳周?chē)?0mil之內(nèi). 尤其避免高速訊號(hào)。.
晶振信號(hào)線盡可能短，需要包地(因?yàn)橛性肼暎举|(zhì)就是怕它影響到別人，或者怕別人影響到他)。盡可能不穿孔，以為一個(gè)過(guò)孔會(huì)有0.5pF的寄生電容，另外，走線粗細(xì)要一致。
作個(gè)最簡(jiǎn)單的例子，如以下插件石英晶振49/S的布線圖。

正在載入評(píng)論數(shù)據(jù)...

上一篇：最新陶瓷晶振分解解剖資料

下一篇：購(gòu)買(mǎi)晶振的核心不在是低價(jià)格

此文關(guān)鍵字： PCB線路板石英晶振晶振有源晶振無(wú)源晶振 49/S晶振

姓名：
郵箱：
正文：

資訊中心

金洛博客

當(dāng)晶振遇到PCB線路板而產(chǎn)生的故事

相關(guān)資訊