我們?nèi)粘Ｉ钪惺褂玫暮芏喈a(chǎn)品設(shè)備都帶有DRR儲(chǔ)存器,常見的有服務(wù)器,PC,智能手機(jī),gps等.那么什么是DRR?DRR就是雙倍速率同步動(dòng)態(tài)隨機(jī)儲(chǔ)存器,DDR內(nèi)存是在SDRAM內(nèi)存基礎(chǔ)上發(fā)展而來的，因此對(duì)于內(nèi)存廠商而言，只需對(duì)制造普通SDRAM的設(shè)備稍加改進(jìn)，即可實(shí)現(xiàn)DDR內(nèi)存的生產(chǎn)，可有效的降低成本。
終止雙倍數(shù)據(jù)速率（DDR）存儲(chǔ)器信號(hào)的目的是保持信號(hào)完整性。電路板設(shè)計(jì)人員必須正確終止信號(hào)線和貼片晶振，并有效利用布局空間來實(shí)現(xiàn)這一目標(biāo)。通過選擇具有適當(dāng)阻抗值的BGA端接陣列，設(shè)計(jì)人員可以實(shí)現(xiàn)這一目標(biāo)。
DDR存儲(chǔ)器的終止標(biāo)準(zhǔn).

所需的終止樣式基于DDR內(nèi)存應(yīng)用程序。滿足EIA/JEDEC標(biāo)準(zhǔn)JESD8-9A正確信號(hào)處理要求的兩類終端如圖1和圖2所示。在0-2.5伏邏輯交換范圍內(nèi)工作的2.5VI/O存儲(chǔ)器總線標(biāo)準(zhǔn)是SSTL_2,該標(biāo)準(zhǔn)適用于高速DDRSDRAM接口。DDR本質(zhì)上不需要提高時(shí)鐘頻率就能加倍提高SDRAM的速度，它允許在時(shí)鐘脈沖的上升沿和下降沿讀出數(shù)據(jù)，因而其速度是標(biāo)準(zhǔn)SDRAM的兩倍.
終止方法可以利用BGA樣式封裝提供的緊湊路由。建議使用I類電阻器端接方法以獲得最佳性能。它減少了所需的石英晶振元件數(shù)量/位置和電路板空間，同時(shí)提供更簡(jiǎn)單的信號(hào)路由，更少的反射以及更好的帶寬和穩(wěn)定性。VTT等于VREF，等于VDD的50％。VTT必須始終保持低于0.040伏特的VREF偏移。建議使用多個(gè)并聯(lián)電容去耦，并應(yīng)特別注意盡量減少ESR和ESL。

終端電阻應(yīng)盡可能靠近雙列直插式內(nèi)存模塊（DIMM）插槽，以最大限度地減少信號(hào)路由長(zhǎng)度。如果使用電阻陣列或僅帶終端電阻的BGA網(wǎng)絡(luò)，雙通電容應(yīng)放置在VTT終端島和VSS平面之間，每?jī)蓚€(gè)終端電阻至少有一個(gè)0.01μF電容，間隔均勻。采用任何一種端接方法，PCB應(yīng)在端接島的每端包含一個(gè)10μF鉭電容，用于批量去耦。圖3顯示了采用帶終端電阻和雙極電容的BGA封裝的完整終端解決方案示例。

圖3展示了將雙通電容器集成到BGA部件中的優(yōu)勢(shì)。設(shè)計(jì)人員應(yīng)在頂部PCB層上安裝0.050“寬的VTT端接島，以優(yōu)化印刷電路板（PCB）布局和布線。VSS平面位于下埋PCB層，如果可能，應(yīng)該沒有插槽。

通過正確選擇元件并仔細(xì)關(guān)注布局和布線技術(shù)，可以非常有效地解決DDR存儲(chǔ)器終端解決方案。DDR運(yùn)用了更先進(jìn)的同步電路，使指定地址、數(shù)據(jù)的輸送和輸出主要步驟既獨(dú)立執(zhí)行，又保持與CPU完全同步. BGA電阻器或有源晶振端接收器為完成此任務(wù)提供了最有效的方法。

正在載入評(píng)論數(shù)據(jù)...

上一篇：Oscilent電子拓展了SAW濾波器設(shè)備Web支持

下一篇：Transko Crystal沖突礦產(chǎn)政策聲明

此文關(guān)鍵字：數(shù)碼電子晶振高精度儲(chǔ)存器晶振內(nèi)存模塊晶振

姓名：
郵箱：
正文：

資訊中心

金洛博客

DDR存儲(chǔ)器的定義與終端布局

相關(guān)資訊